Scelta del circuito logico

Per la realizzazione del circuito logico si è scelto di utilizzare, anziché dei componenti di logica sparsa, un componente a logica programmabile ( Programmable Logic Device = PLD). Nel caso specifico si è utilizzato un componente della famiglia denominata GAL ( Generic Array Logic). Tale famiglia è costruita utilizzando una tecnologia denominata very high speed Electrically Erasable CMOS. Tutte le funzioni programmate possono essere testate, consentendo all'utente di ridurre i tempi di realizzazione. La caratteristica che permette ai componenti GAL di essere versatili è la possibilità di poterli cancellare elettricamente un elevato numero di volte, risultando ideali per la realizzazione di prototipi.

Utilizzano uno stadio d'uscita denominato Output Logic Macrocell (OLMC), si permette all'utente di configurare con grande flessibilità le uscite in modo tale da ottenere la funzionalità desiderata.

Il tipo di componente utilizzato nel progetto è una GAL 16V8; in fig.3.21 ne viene mostrato il pinout.

Figure 3.21: GAL 16V8

I terminali indicati con la lettera I sono ingressi, quelli con la lettera F sono uscite; con la lettera B si indicano i terminali bidirezionali. L'ingresso per gli impulsi è I0/CLK mentre ${\rm {\overline{OE}}}$ è l'ingresso di abilitazione delle uscite.